北理工課題組在拓撲保護的全光邏輯門研究方面取得重要進展
發(fā)布日期：2023-05-04 供稿：物理學(xué)院 攝影：物理學(xué)院
編輯：王莉蓉 審核：陳珂 閱讀次數(shù)：
日前，北京理工大學(xué)物理學(xué)院張向東教授課題組基于谷光子晶體結(jié)構(gòu)，實驗實現(xiàn)了拓撲保護的全光邏輯門。相關(guān)成果以“Experimental Realization of Topologically-Protected All-Optical Logic Gates Based on Silicon Photonic Crystal Slabs”為題發(fā)表在Laser & Photonics Reviews 期刊(Laser Photonics Rev. 2023, 2200329)上。該工作得到了國家自然科學(xué)基金委和國家重點研發(fā)計劃的大力支持。北京理工大學(xué)物理學(xué)院博士生張福榮、何路為該論文的共同第一作者，北京理工大學(xué)物理學(xué)院張向東教授、張慧珍副研究員為論文共同通訊作者。另外，北京理工大學(xué)孔令軍特聘研究員和中科院半導(dǎo)體所許興勝研究員也參與了部分實驗工作。
全光邏輯門在全光網(wǎng)絡(luò)、信號處理和光計算等領(lǐng)域有著廣泛的應(yīng)用。傳統(tǒng)的全光邏輯門由非線性光纖和半導(dǎo)體光放大器構(gòu)成。然而，這些傳統(tǒng)的儀器體積太大，無法集成。為了實現(xiàn)全光計算，人們希望在芯片上制造集成緊湊的全光邏輯門。為了獲得片上邏輯器件，近幾十年來人們采用了各種方法，如利用等離激元、光子晶體、介質(zhì)波導(dǎo)等。其中，等離激元邏輯門雖然體積小，但是光損耗過大。相比之下，制備在SOI(silicon on insulator)芯片上的光學(xué)器件通常具有較小的損耗。雖然基于SOI芯片的全光邏輯門具有損耗小優(yōu)勢，但這些邏輯門容易受到無序擾動的影響。在復(fù)雜環(huán)境下，擾動會極大地降低邏輯門的性能和效率。因此，在光計算領(lǐng)域中，如何構(gòu)造出低損耗的魯棒邏輯器件是十分重要的研究課題。
另一方面，拓撲光子學(xué)因其魯棒的光傳輸性質(zhì)而受到廣泛關(guān)注。即使存在一定的擾動，依然會呈現(xiàn)出單向傳播的特征，這是由于其具有拓撲保護的性質(zhì)。將拓撲光子學(xué)與邏輯門的設(shè)計相結(jié)合有望解決上述問題。特別是拓撲谷光子晶體，由于其高耦合效率，顯示了其構(gòu)建集成光學(xué)邏輯芯片的可行性。在前期的研究中研究人員已經(jīng)提出了拓撲保護全光邏輯門的理論方案(參見Opt. Express 28, 34015-34023)。該理論方案指出，通過CMOS兼容的硅光工藝，可以實現(xiàn)任意比例的分束器和所有全光邏輯門。研究人員通過實驗實現(xiàn)了這一理論方案，并取得了領(lǐng)先的邏輯門性能。
研究人員首先基于谷光子晶體設(shè)計了ABC-型和CBA-型超胞結(jié)構(gòu)，并研究了其能帶結(jié)構(gòu)(如圖1所示)。拓撲保護的光信號可以在邊緣態(tài)中傳播。在這種拓撲邊緣態(tài)中，光傳輸模式具有明顯的優(yōu)勢，即能夠克服彎曲或變形等缺陷的影響。研究人員基于線性干涉效應(yīng)，使用拓撲保護的ABC-型邊緣態(tài)設(shè)計并制備了XOR和OR門邏輯芯片。如圖2a所示，當輸入信號A和輸入信號B同時進入邏輯門時，兩個輸入信號會傳播到輸出端口并相互干涉。若輸入A與輸入B相位差調(diào)整為Δ??= 0 (Δ??="??)，則輸出端口發(fā)生相消(相長)干涉，如果輸入A和輸入B只有一個開啟，則輸出信號非零。如果輸入A和輸入B都關(guān)閉，輸出端口的光束強度為零，在滿足了XOR(OR)門的邏輯操作。理論(圖2b)和實驗(圖2c)結(jié)果表明兩者具有較好的一致性。在通信頻段(1480-1580" nm)內(nèi)，工作帶寬約為100 nm(ER>22 dB)。最大消光比為33.83 dB，遠高于前人的實驗結(jié)果。這意味著XOR和OR門在實驗中表現(xiàn)出了良好的性能。
圖1. 拓撲谷光子晶體
圖2. 拓撲保護的XOR和OR門
除了拓撲保護的XOR和OR門，研究人員進一步設(shè)計并制備了級聯(lián)的XNOR、NAND和NOR門。該結(jié)構(gòu)是由兩個OR和XOR門級聯(lián)構(gòu)成的，如圖3a所示。對于XNOR門，輸入A和B之間的相位差被設(shè)置為Δ??=??。因此，干涉相長現(xiàn)象使得邏輯信號從右邏輯單元傳播到左邏輯單元。同時偏置光始終開啟，其場幅值是輸入A的
倍。當其中一個輸入信號(輸入A和輸入B)開啟時，輸出端口發(fā)生干涉相消現(xiàn)象，輸出信號為0。對于其他輸入狀態(tài)(輸入信號都開啟或關(guān)閉)，輸出幅度不為零，對應(yīng)邏輯輸出信號為1。消光比的實驗和模擬結(jié)果分別如圖3b和3c所示。實驗結(jié)果表明，在1480-1580 nm的通信頻段內(nèi)，工作帶寬約為100 nm (ER>20 dB)，最大消光比達到25.72 dB。理論和實驗結(jié)果均表明，XNOR門具有良好的效率。使用同樣的方式，研究人員分別實現(xiàn)了NAND(偏置光的振幅是輸入A(B)的2倍), NOR(偏置光的振幅為輸入A(B)處振幅的0.75
倍)門，實驗結(jié)果與相應(yīng)的仿真結(jié)果均有很好的一致性。
AND門可由NAND門和NOT門構(gòu)成。如圖4a所示。偏置光1和偏置光2的振幅分別設(shè)為輸入A振幅的
和0.75倍，仿真和實驗結(jié)果如圖4b和4c所示。
圖3. XNOR, NAND 和 NOR門
圖4. AND門
為了進一步實驗證明所制備邏輯器件的魯棒性，研究人員制備了具有三種缺陷的邏輯單元(XOR和OR門)，如圖5a的SEM圖像所示。三個紅色圓圈標記了三種不同類型的缺陷。實驗結(jié)果(圖5b)表明，這些器件在具有無序擾動的情況下依舊可以保持很高的消光比。
圖5. 帶缺陷的XOR和OR門
研究團隊基于SOI芯片設(shè)計并制備了具有拓撲保護功能的全光邏輯門。實驗表明，所有拓撲保護邏輯門(OR、XOR、NOT、XNOR、NAND、NOR和AND) 具有低損耗和消光比的性質(zhì)。拓撲保護的全光邏輯門可以在存在無序擾動的情況下正常工作，具有較強的魯棒性。此工作首次在基于SOI芯片的二維光子晶體板上實驗實現(xiàn)了具有拓撲保護的邏輯器件。該研究成果是邏輯器件和拓撲結(jié)構(gòu)研究領(lǐng)域的重要進展，拓撲保護的全光邏輯門在未來光計算領(lǐng)域具有廣泛的應(yīng)用前景。
論文鏈接1：https://doi.org/10.1002/lpor.202200329
論文鏈接2：https://doi.org/10.1364/OE.409265
分享到：