北理工課題組在拓?fù)浔Ｗo(hù)的全光邏輯門(mén)研究方面取得重要進(jìn)展
發(fā)布日期：2023-05-04 供稿：物理學(xué)院 攝影：物理學(xué)院
編輯：王莉蓉 審核：陳珂 閱讀次數(shù)：
日前,，北京理工大學(xué)物理學(xué)院張向東教授課題組基于谷光子晶體結(jié)構(gòu)，實(shí)驗(yàn)實(shí)現(xiàn)了拓?fù)浔Ｗo(hù)的全光邏輯門(mén),。相關(guān)成果以“Experimental Realization of Topologically-Protected All-Optical Logic Gates Based on Silicon Photonic Crystal Slabs”為題發(fā)表在Laser & Photonics Reviews 期刊(Laser Photonics Rev. 2023, 2200329)上,。該工作得到了國(guó)家自然科學(xué)基金委和國(guó)家重點(diǎn)研發(fā)計(jì)劃的大力支持。北京理工大學(xué)物理學(xué)院博士生張福榮,、何路為該論文的共同第一作者,，北京理工大學(xué)物理學(xué)院張向東教授、張慧珍副研究員為論文共同通訊作者,。另外,，北京理工大學(xué)孔令軍特聘研究員和中科院半導(dǎo)體所許興勝研究員也參與了部分實(shí)驗(yàn)工作。
全光邏輯門(mén)在全光網(wǎng)絡(luò),、信號(hào)處理和光計(jì)算等領(lǐng)域有著廣泛的應(yīng)用,。傳統(tǒng)的全光邏輯門(mén)由非線(xiàn)性光纖和半導(dǎo)體光放大器構(gòu)成。然而,，這些傳統(tǒng)的儀器體積太大,，無(wú)法集成。為了實(shí)現(xiàn)全光計(jì)算,，人們希望在芯片上制造集成緊湊的全光邏輯門(mén),。為了獲得片上邏輯器件，近幾十年來(lái)人們采用了各種方法,，如利用等離激元、光子晶體,、介質(zhì)波導(dǎo)等,。其中，等離激元邏輯門(mén)雖然體積小,，但是光損耗過(guò)大,。相比之下，制備在SOI(silicon on insulator)芯片上的光學(xué)器件通常具有較小的損耗,。雖然基于SOI芯片的全光邏輯門(mén)具有損耗小優(yōu)勢(shì),，但這些邏輯門(mén)容易受到無(wú)序擾動(dòng)的影響。在復(fù)雜環(huán)境下,，擾動(dòng)會(huì)極大地降低邏輯門(mén)的性能和效率,。因此，在光計(jì)算領(lǐng)域中,，如何構(gòu)造出低損耗的魯棒邏輯器件是十分重要的研究課題,。
另一方面,，拓?fù)涔庾訉W(xué)因其魯棒的光傳輸性質(zhì)而受到廣泛關(guān)注。即使存在一定的擾動(dòng),，依然會(huì)呈現(xiàn)出單向傳播的特征,，這是由于其具有拓?fù)浔Ｗo(hù)的性質(zhì),。將拓?fù)涔庾訉W(xué)與邏輯門(mén)的設(shè)計(jì)相結(jié)合有望解決上述問(wèn)題。特別是拓?fù)涔裙庾泳w，由于其高耦合效率,，顯示了其構(gòu)建集成光學(xué)邏輯芯片的可行性。在前期的研究中研究人員已經(jīng)提出了拓?fù)浔Ｗo(hù)全光邏輯門(mén)的理論方案(參見(jiàn)Opt. Express 28, 34015-34023),。該理論方案指出,，通過(guò)CMOS兼容的硅光工藝，可以實(shí)現(xiàn)任意比例的分束器和所有全光邏輯門(mén),。研究人員通過(guò)實(shí)驗(yàn)實(shí)現(xiàn)了這一理論方案,，并取得了領(lǐng)先的邏輯門(mén)性能。
研究人員首先基于谷光子晶體設(shè)計(jì)了ABC-型和CBA-型超胞結(jié)構(gòu),，并研究了其能帶結(jié)構(gòu)(如圖1所示),。拓?fù)浔Ｗo(hù)的光信號(hào)可以在邊緣態(tài)中傳播。在這種拓?fù)溥吘墤B(tài)中,，光傳輸模式具有明顯的優(yōu)勢(shì),，即能夠克服彎曲或變形等缺陷的影響。研究人員基于線(xiàn)性干涉效應(yīng),，使用拓?fù)浔Ｗo(hù)的ABC-型邊緣態(tài)設(shè)計(jì)并制備了XOR和OR門(mén)邏輯芯片,。如圖2a所示，當(dāng)輸入信號(hào)A和輸入信號(hào)B同時(shí)進(jìn)入邏輯門(mén)時(shí),，兩個(gè)輸入信號(hào)會(huì)傳播到輸出端口并相互干涉,。若輸入A與輸入B相位差調(diào)整為Δ??= 0 (Δ??="??)，則輸出端口發(fā)生相消(相長(zhǎng))干涉,，如果輸入A和輸入B只有一個(gè)開(kāi)啟,，則輸出信號(hào)非零。如果輸入A和輸入B都關(guān)閉,，輸出端口的光束強(qiáng)度為零,，在滿(mǎn)足了XOR(OR)門(mén)的邏輯操作。理論(圖2b)和實(shí)驗(yàn)(圖2c)結(jié)果表明兩者具有較好的一致性,。在通信頻段(1480-1580" nm)內(nèi),，工作帶寬約為100 nm(ER>22 dB)。最大消光比為33.83 dB,，遠(yuǎn)高于前人的實(shí)驗(yàn)結(jié)果,。這意味著XOR和OR門(mén)在實(shí)驗(yàn)中表現(xiàn)出了良好的性能。
圖1. 拓?fù)涔裙庾泳w
圖2. 拓?fù)浔Ｗo(hù)的XOR和OR門(mén)
除了拓?fù)浔Ｗo(hù)的XOR和OR門(mén)，研究人員進(jìn)一步設(shè)計(jì)并制備了級(jí)聯(lián)的XNOR,、NAND和NOR門(mén),。該結(jié)構(gòu)是由兩個(gè)OR和XOR門(mén)級(jí)聯(lián)構(gòu)成的，如圖3a所示,。對(duì)于XNOR門(mén),，輸入A和B之間的相位差被設(shè)置為Δ??=??。因此,，干涉相長(zhǎng)現(xiàn)象使得邏輯信號(hào)從右邏輯單元傳播到左邏輯單元,。同時(shí)偏置光始終開(kāi)啟，其場(chǎng)幅值是輸入A的
倍,。當(dāng)其中一個(gè)輸入信號(hào)(輸入A和輸入B)開(kāi)啟時(shí),，輸出端口發(fā)生干涉相消現(xiàn)象，輸出信號(hào)為0,。對(duì)于其他輸入狀態(tài)(輸入信號(hào)都開(kāi)啟或關(guān)閉),，輸出幅度不為零，對(duì)應(yīng)邏輯輸出信號(hào)為1,。消光比的實(shí)驗(yàn)和模擬結(jié)果分別如圖3b和3c所示,。實(shí)驗(yàn)結(jié)果表明，在1480-1580 nm的通信頻段內(nèi),，工作帶寬約為100 nm (ER>20 dB),，最大消光比達(dá)到25.72 dB。理論和實(shí)驗(yàn)結(jié)果均表明,，XNOR門(mén)具有良好的效率,。使用同樣的方式，研究人員分別實(shí)現(xiàn)了NAND(偏置光的振幅是輸入A(B)的2倍), NOR(偏置光的振幅為輸入A(B)處振幅的0.75
倍)門(mén),，實(shí)驗(yàn)結(jié)果與相應(yīng)的仿真結(jié)果均有很好的一致性,。
AND門(mén)可由NAND門(mén)和NOT門(mén)構(gòu)成。如圖4a所示,。偏置光1和偏置光2的振幅分別設(shè)為輸入A振幅的
和0.75倍,，仿真和實(shí)驗(yàn)結(jié)果如圖4b和4c所示。
圖3. XNOR, NAND 和 NOR門(mén)
圖4. AND門(mén)
為了進(jìn)一步實(shí)驗(yàn)證明所制備邏輯器件的魯棒性,，研究人員制備了具有三種缺陷的邏輯單元(XOR和OR門(mén))，如圖5a的SEM圖像所示,。三個(gè)紅色圓圈標(biāo)記了三種不同類(lèi)型的缺陷,。實(shí)驗(yàn)結(jié)果(圖5b)表明，這些器件在具有無(wú)序擾動(dòng)的情況下依舊可以保持很高的消光比,。
圖5. 帶缺陷的XOR和OR門(mén)
研究團(tuán)隊(duì)基于SOI芯片設(shè)計(jì)并制備了具有拓?fù)浔Ｗo(hù)功能的全光邏輯門(mén),。實(shí)驗(yàn)表明，所有拓?fù)浔Ｗo(hù)邏輯門(mén)(OR、XOR,、NOT,、XNOR、NAND,、NOR和AND) 具有低損耗和消光比的性質(zhì),。拓?fù)浔Ｗo(hù)的全光邏輯門(mén)可以在存在無(wú)序擾動(dòng)的情況下正常工作，具有較強(qiáng)的魯棒性,。此工作首次在基于SOI芯片的二維光子晶體板上實(shí)驗(yàn)實(shí)現(xiàn)了具有拓?fù)浔Ｗo(hù)的邏輯器件,。該研究成果是邏輯器件和拓?fù)浣Y(jié)構(gòu)研究領(lǐng)域的重要進(jìn)展，拓?fù)浔Ｗo(hù)的全光邏輯門(mén)在未來(lái)光計(jì)算領(lǐng)域具有廣泛的應(yīng)用前景,。
論文鏈接1：https://doi.org/10.1002/lpor.202200329
論文鏈接2：https://doi.org/10.1364/OE.409265
分享到：