北理工課題組在光量子邏輯門研究方面取得重要進(jìn)展
發(fā)布日期：2023-05-29 供稿：物理學(xué)院 攝影：物理學(xué)院
編輯：王莉蓉 審核：陳珂 閱讀次數(shù)：
日前，北京理工大學(xué)物理學(xué)院張向東教授課題組與清華大學(xué)電子工程系黃翊東教授課題組張巍教授開展合作，基于反設(shè)計(jì)方法，實(shí)驗(yàn)實(shí)現(xiàn)了目前世界上最小的光量子邏輯門。相關(guān)成果以“Super-compact universal quantum logic gates with inverse-designed elements”為題發(fā)表在Science Advances期刊[Science Advances, 9, adg6685]上。該工作得到了國家自然科學(xué)基金委和國家重點(diǎn)研發(fā)計(jì)劃的大力支持。北京理工大學(xué)物理學(xué)院博士生何路、清華大學(xué)電子工程系博士生劉東寧為該論文的共同第一作者，北京理工大學(xué)物理學(xué)院張向東教授、清華大學(xué)電子工程系張巍教授為論文共同通訊作者。另外，北京理工大學(xué)張慧珍副研究員、張蔚暄研究員；清華大學(xué)劉仿教授、馮雪副教授、崔開宇副教授、學(xué)生高景行也對此工作做出了貢獻(xiàn)。
實(shí)現(xiàn)通用量子計(jì)算機(jī)是量子信息科學(xué)領(lǐng)域的重要目標(biāo)。理論上，級聯(lián)一定數(shù)量的基礎(chǔ)量子門可以實(shí)現(xiàn)通用量子計(jì)算機(jī)。基于此，級聯(lián)控制非(CNOT)門和單比特量子門的量子光子集成回路已被廣泛認(rèn)為是實(shí)現(xiàn)大規(guī)模量子信息處理的有前途的技術(shù)。近年的工作中，人們利用多層邁克曾德爾干涉儀(MZI)成功構(gòu)造了可以實(shí)現(xiàn)任意雙量子比特處理的硅光子量子回路，但它的尺寸在毫米量級。對于數(shù)十量子比特的量子計(jì)算任務(wù)，芯片的整體尺寸需要達(dá)到晶圓級別大小。這不但對刻蝕工藝要求極高，而且也限制了芯片的使用。縮小量子邏輯門的尺寸是解決這一問題的關(guān)鍵。實(shí)現(xiàn)超緊湊的量子邏輯門是在較小的芯片尺寸下實(shí)現(xiàn)大規(guī)模量子計(jì)算的基礎(chǔ)。
另一方面，在緊湊的光電子器件設(shè)計(jì)中，反設(shè)計(jì)(inverse design)方法已經(jīng)顯示了巨大優(yōu)勢。人們利用這一方法設(shè)計(jì)出了許多基本光學(xué)元件。這些反設(shè)計(jì)的器件具有比傳統(tǒng)設(shè)計(jì)方法更好的性能和更緊湊的結(jié)構(gòu)。但目前這些研究都專注于經(jīng)典電磁波系統(tǒng)中的器件設(shè)計(jì)。例如，北理工研究團(tuán)隊(duì)通過使用拓?fù)鋬?yōu)化方法(反設(shè)計(jì)方法中的一種)，在SOI基片上曾設(shè)計(jì)并制備了目前世界最小的經(jīng)典介電全光邏輯門(ACS Photonics 9, 597-604)。然而，對于光量子芯片領(lǐng)域，反設(shè)計(jì)方法尚未引入。這就自然產(chǎn)生了一個(gè)重要問題：當(dāng)反設(shè)計(jì)方法應(yīng)用于芯片上量子邏輯器件的設(shè)計(jì)時(shí)，是否可以做到更小的尺寸和更少的損耗？
本工作中，研究人員使用反設(shè)計(jì)方法在源集成的硅光子芯片上設(shè)計(jì)并制備出了超緊湊的通用量子邏輯門（依托天津華慧芯科技高端光電子研發(fā)工藝代工平臺）。進(jìn)一步，通過級聯(lián)多個(gè)CNOT門和單比特量子門，研究人員也討論了任意光量子回路的進(jìn)一步擴(kuò)展方法。
研究亮點(diǎn)之一：基于反設(shè)計(jì)方法的超緊湊單比特量子門
研究人員將量子門及輔助測試系統(tǒng)制備在頂硅厚度為220nm厚的SOI平臺上。如圖1a所示，該量子芯片由四個(gè)模塊組成，分別是：(I)量子源，(II)態(tài)制備，(III)量子門和(IV)態(tài)層析模塊。本研究主要關(guān)注通過反設(shè)計(jì)方法制備的超緊湊量子門，包括Hadamard門、相位z門以及CNOT門，分別如圖1b-1d所示。
圖1. 超緊湊量子邏輯器件及測試系統(tǒng)示意圖
測試這些量子門的實(shí)驗(yàn)裝置如圖1e所示。在模塊I中，通過片上的自發(fā)四波混頻過程激發(fā)同頻的兩個(gè)光子，并在模塊II中將其編碼到兩個(gè)任意路徑編碼的疊加態(tài)中，為測試量子門做好準(zhǔn)備。然后，將路徑編碼的量子比特注入到反設(shè)計(jì)的量子門中(模塊III)。輸出的量子比特通過態(tài)層析的第四個(gè)模塊進(jìn)行投影和檢測。輸出的量子態(tài)通過一維光柵耦合到光纖中，并通過光纖耦合的超導(dǎo)納米線單光子探測器(SNSPD)進(jìn)行檢測。
研究人員首先設(shè)計(jì)了單比特Hadamard 門。一般來說，在光量子芯片上，需要使用50:50的分束器(BS)來實(shí)現(xiàn) Hadamard 門，其中輸入量子態(tài)
(來自輸入端口 a in )被轉(zhuǎn)化為疊加態(tài)
。這里 c1(c2)表示在端口 a out ( b out )的輸出態(tài)
（
）的系數(shù)。為了進(jìn)行優(yōu)化過程，研究人員首先定義一個(gè)與單光子激發(fā)有關(guān)的BS目標(biāo)函數(shù)
。在設(shè)計(jì)過程中，隨著目標(biāo)函數(shù)被逐漸最大化，就可以得到優(yōu)化后的結(jié)構(gòu)。這個(gè)過程可以用下面的方程來描述：
（1）
其中，
是設(shè)計(jì)場，它表示介電常數(shù)的材料分布(在空氣和Si之間)，λ是波長，總目標(biāo)函數(shù)是三個(gè)不同波長(λ=1520nm、1550nm和1580nm)下的目標(biāo)函數(shù)之和，這是為了擴(kuò)展器件工作頻率的范圍。此外，還應(yīng)添加附加條件，即
，這可以使兩個(gè)端口的輸出量子態(tài)的振幅平方幾乎相同，從而實(shí)現(xiàn)50:50的分束比。
優(yōu)化后的門通過電子束光刻和干法刻蝕制造，其SEM圖像如圖2a所示。它包含四個(gè)400nm寬的波導(dǎo)(分別命名為 a in 、 b in 、 a out 和 b out )和一個(gè)反設(shè)計(jì)的結(jié)構(gòu)。該結(jié)構(gòu)的尺寸僅為1.69μm2(1.3μm×1.3μm)，小于一個(gè)真空波長。相比之下，先前的研究報(bào)道，基于定向耦合器或MMI制造的Hadamard門的尺寸約為102~103μm2，這意味著與以前的工作相比，該門的尺寸縮小了2~3個(gè)數(shù)量級。
基于單光子干涉原理，在設(shè)計(jì)的結(jié)構(gòu)中可以執(zhí)行Hadamard操作。當(dāng)單光子態(tài)被注入到波導(dǎo) a in 或 b in 中時(shí)，經(jīng)過Hadamard門后，會(huì)轉(zhuǎn)化為在 a out 和 b out 處輸出的疊加態(tài)，并且具有π/2相位差。圖2b顯示了在a in 或b in 處單光子激發(fā)下的場分布的模擬結(jié)果，表明反設(shè)計(jì)的結(jié)構(gòu)具有低損耗的50:50分束器的良好性能。
圖2. 反設(shè)計(jì)的單比特量子門。
為了測試這樣的結(jié)構(gòu)是否能夠執(zhí)行Hadamard門的功能，研究人員對該門進(jìn)行了單量子比特層析實(shí)驗(yàn)，如圖2c所示。可以清楚地看到，輸入態(tài)
和
成功地被轉(zhuǎn)化為
和
。通過定量地表征Hadamard門，研究人員還計(jì)算了其保真度FH為0.987(3)。高的保真度進(jìn)一步表明，Hadamard門的功能被成功實(shí)現(xiàn)了。
基于這樣的Hadamard門，結(jié)合相位旋轉(zhuǎn)z門Rz(θ)，研究人員構(gòu)建了任意的單比特量子門R。對于路徑編碼方案，研究人員通過在光量子態(tài)的兩條路徑之間引入相位差輕松實(shí)現(xiàn)Rz(θ)門。如圖2e所示，相位z門是由寬度為700nm、長度為L1和L2的加寬波導(dǎo)構(gòu)成的。當(dāng)L1≠L2時(shí)，在這些波導(dǎo)中的量子態(tài)
或
之間存在相位差θ。因此，相位z門可以實(shí)現(xiàn)。為了進(jìn)一步表征Rz(θ)的性能，研究人員模擬了一個(gè)特殊情況(相位θ=π)，并在圖2f中展示了場分布。模擬結(jié)果表明，相位z門具有極低的損耗和精確的相位π，可以附加到量子態(tài)
上。然后，通過組合三個(gè)Rz門和兩個(gè)Hadamard門，可以構(gòu)造任意單比特量子門R，如圖2g所示。三個(gè)Rz的相位分別為θ1、θ2和θ3，可以調(diào)整到任意的固定值。它可以將單量子比特態(tài)映射到布洛赫球上的任意點(diǎn)。
研究亮點(diǎn)之二：基于反設(shè)計(jì)方法的超緊湊兩比特量子門
研究人員使用線性光學(xué)方案結(jié)合反設(shè)計(jì)方法，設(shè)計(jì)并制備了兩量子比特CNOT門。這種方案已在自由空間和集成光學(xué)中得到證明。CNOT門的設(shè)計(jì)可以通過將三個(gè)33:67分束器(透射率為T=0.67，反射率為R=0.33)并聯(lián)實(shí)現(xiàn)。因此，對CNOT門的反設(shè)計(jì)就是對33:67分束器的反設(shè)計(jì)。33:67分束器的反設(shè)計(jì)過程類似于Hadamard門，但需要更改設(shè)計(jì)過程中的優(yōu)化參數(shù)。所設(shè)計(jì)和制作的CNOT門如圖3a所示。CNOT門的制作過程也類似于Hadamard門。33:67分束器之間的距離為500nm，以確保其中的量子態(tài)不會(huì)相互影響。CNOT門的寬度為6.4μm，深度為1.3μm(小于一個(gè)真空波長)在量子態(tài)傳播的方向上。據(jù)研究人員所知，這里設(shè)計(jì)的CNOT門的尺寸(8.32μm2)是目前世界上最小的。
圖3. 反設(shè)計(jì)CNOT門及其實(shí)驗(yàn)結(jié)果和理論結(jié)果。
在設(shè)計(jì)的CNOT門中，有六個(gè)輸入和輸出波導(dǎo)，從上到下依次命名為第1到第6條波導(dǎo)。為方便起見，這些輸入波導(dǎo)中的量子態(tài)被定義為
、
、
、
、
和
。圖3b顯示了當(dāng)這些單光子態(tài)(λ=1550nm)分別注入波導(dǎo)時(shí)的模擬場分布。可以看到，該器件具有良好的性能，可實(shí)現(xiàn)33:67分束器的功能，并且其損耗小，彼此之間沒有串?dāng)_耦合。
為了實(shí)現(xiàn)CNOT門的功能，研究人員首先考慮在ZZ基下測量CNOT門功能。為了表征CNOT門的性能，研究人員測量了每個(gè)輸入態(tài)的輸出概率。在圖3c中，對所有輸入態(tài)，研究人員測量了投影到不同輸出態(tài)的符合計(jì)數(shù)，并對其進(jìn)行歸一化處理，得到輸入輸出概率。相應(yīng)的理論結(jié)果顯示在圖3d中。通過比較兩者，可以發(fā)現(xiàn)實(shí)驗(yàn)結(jié)果與理論吻合良好。此外，通過計(jì)算，可以得到CNOT門的保真度為FZZ=0.9481±0.0064。接下來，研究人員還測試了該門在XX基下的邏輯功能。實(shí)驗(yàn)結(jié)果(圖3e)與理論(圖3f)數(shù)據(jù)吻合良好。另外，研究人員也計(jì)算了XX基下的平均變換保真度Fxx=0.9445±0.0051。在ZZ和XX基下的高保真度定量地證明了該門實(shí)現(xiàn)了量子CNOT功能。
CNOT 門的一個(gè)重要功能是可以將兩個(gè)量子態(tài)糾纏在一起。在特定情況下，可以通過輸入疊加態(tài)
和
(
)來生成最大糾纏的貝爾態(tài)
、
、
和
。在實(shí)驗(yàn)中，四個(gè)貝爾態(tài)都被準(zhǔn)確地生成了，如圖3g-3n。相應(yīng)保真度分別為0.9034±0.0110，0.9634±0.0059，0.9578±0.0068和0.9382±0.0067，這證明了該門良好的糾纏能力。為了充分表征反設(shè)計(jì)的CNOT門，研究人員還進(jìn)行了量子過程層析。通過實(shí)驗(yàn)數(shù)據(jù)處理，進(jìn)一步得到了CNOT門的量子過程保真度Fexp=0.9080±0.0030。
研究亮點(diǎn)之三：基于反設(shè)計(jì)方法的超緊湊光量子回路
量子門的主要應(yīng)用之一是構(gòu)建集成光量子回路，來實(shí)現(xiàn)任意的量子過程。因此，證明所設(shè)計(jì)的反設(shè)計(jì)量子門可以用于構(gòu)建具有超緊湊尺寸的量子回路具有重要意義。如圖4a所示的示意圖，任意的兩量子比特量子回路可以由三個(gè)反設(shè)計(jì)的CNOT門和八個(gè)任意的R門組成。這樣一個(gè)量子回路的尺寸約為103 μm2。與以前的工作相比，尺寸縮小了4個(gè)數(shù)量級，從107μm2縮小到103 μm2。這意味著超過104個(gè)2量子比特量子回路可以集成到相同的區(qū)域。
圖4. 反設(shè)計(jì)超緊湊量子回路的方案。
為了測試所設(shè)計(jì)的超緊湊量子回路的功能，研究人員進(jìn)行了單光子態(tài)演化的數(shù)值模擬。圖4b和圖4d展示了單光子態(tài)從第一個(gè)和第二個(gè)波導(dǎo)激發(fā)的概率幅的平方。從第一到第四個(gè)波導(dǎo)的輸出態(tài)的相應(yīng)的概率幅平方標(biāo)記為圖4c和圖4e中的紅線。同時(shí)，這四個(gè)波導(dǎo)的輸出疊加態(tài)的概率幅的平方的理論結(jié)果被標(biāo)記為圖中的藍(lán)色矩形。比較這些結(jié)果，可以發(fā)現(xiàn)理論和數(shù)值模擬之間的一致性很好，這表明即使將量子回路集成到如此小的尺寸中，量子回路的功能也可以很好的被執(zhí)行。
研究人員使用反設(shè)計(jì)方法在集成源的硅光子芯片上設(shè)計(jì)并制造了超緊湊的通用量子邏輯門。CNOT門和Hadamard門的尺寸分別只有8.32μm2(1.3μm×6.4μm)和1.69μm2(1.3μm×1.3μm)，它們是目前報(bào)道的最小的光量子門。基于這些通用量子邏輯門，研究人員還設(shè)計(jì)了用于實(shí)現(xiàn)任意兩量子比特信息處理的硅光子量子回路。相比之前的量子光子回路，這個(gè)回路的尺寸縮小了4個(gè)數(shù)量級。這些超緊湊量子門和回路的高性能效率也已經(jīng)得到了證明。這項(xiàng)工作為芯片集成的量子信息處理提供了新思路。
論文鏈接1：https://www.science.org/doi/10.1126/sciadv.adg6685
論文鏈接2：https://doi.org/10.1021/acsphotonics.1c01569
分享到：